Le champion américain des semi-conducteurs Intel annonce le 24 janvier 2023 l'ouverture de son usine d’assemblage avancé de puces à Rio Rancho, au Nouveau-Mexique. Cette usine s’inscrit dans un plan d'investissement de 3,5 milliards de dollars visant à développer sur le site une activité unique aux Etats-Unis d’assemblage et d’encapsulation de semi-conducteurs de pointe. Elle met en œuvre notamment la technologie propriétaire d’assemblage 3D, baptisée Foveros, qui offre la possibilité de combiner plusieurs puces dans le même boitier pour optimiser les performances, la consommation et le coût.
« Aujourd'hui, nous célébrons l'ouverture des premières opérations de conditionnement de semi-conducteurs à grand volume d'Intel et de la seule usine américaine produisant à grande échelle les solutions d'encapsulation les plus avancées au monde, commente Keyvan Esfarjani, vice-président exécutif d'Intel et directeur des opérations mondiales. Cette technologie de pointe distingue Intel et offre à nos clients de réels avantages en termes de performances, de facteur de forme et de flexibilité dans les applications de conception, le tout au sein d'une chaîne d'approvisionnement résiliente. »
Matriser de bout en bout la chaine logistique
L’assemblage et l’encapsulation sont des opérations qui interviennent après la fabrication des semi-conducteurs dans de couteuses mégafabs. Elles sont réalisées dans des usines différentes situées souvent en Asie, au plus près des endroits où ils sont montés dans des équipements (PC, smartphones, serveurs…). Intel a tenu à localiser aux Etats-Unis la partie avancée de cette activité, à savoir l’assemblage en 2D et demi et l’assemblage en 3D, pour maitriser de bout en bout la chaine logistique.
De plus en plus d’applications font appel à des solutions combinant dans le même boîtier plusieurs puces, assemblées soit en 2D (les puces sont mises côte à côte sur substrat plastique puis interconnectées par fils), soit en 2,5 (les puces sont mises côte à côte sur un substrat silicium puis interconnectés directement par des trous enterrés dans le silicium), soit en 3D (les puces sont empilées et interconnectées à la verticale par des trous enterrés dans le silicium). La technologie d’assemblage 3D offre l’avantage sur les deux autres d’augmenter la densité pour le même encombrement. Elle est vue comme une voie plus rapide et plus rentable pour réunir jusqu’à 1 000 milliards de transistors dans le même boitier et repousser les limites de la loi de Moore au-delà de 2030.
Un axe stratégique
Depuis trois ans, Intel est engagé dans une course contre la montre pour revenir en 2025 aux avant-postes des technologies de production de semi-conducteurs, un domaine où il est aujourd’hui devancé par le fondeur taiwanais TSMC et le sud-coréen Samsung. Pour cela, il entend faire de sa force dans l’assemblage et l’encapsulation avancés de puces un élément fort de différentiation et un axe stratégique de son futur leadership dans les technologies de production.
