La 3D dope le « More than Moore ». Cette démarche formalisée par l’International technology roadmap for semiconductors (ITRS) dans un livre blanc en 2005, puis dans une stratégie en 2016, prône l’implantation de différentes fonctions dans les circuits intégrés plutôt que la seule miniaturisation des transistors. À côté du pur traitement numérique, l’ajout de fonctionnalités comme la captation d’images, la conversion de puissance et la conversion analogique-numérique a produit de multiples objets miniaturisés, notamment au cœur des smartphones. L’utilisation de la troisième dimension, avec l’empilement vertical de puces, est l’une des voies du More than Moore. Elle progresse toujours plus, imposant aujourd’hui de renouveler non seulement la conception de l’architecture des circuits intégrés, mais aussi celle des puces elles-mêmes.
Omniprésents – on les retrouve aussi bien dans la vision industrielle que dans les smartphones –, les capteurs d’images sont emblématiques de cette évolution. « Au début, ils ont simplement ajouté un convertisseur analogique-numérique (CAN) à côté de la surface de photodiodes », rappelle Éric Ollier, chercheur au CEA-Leti et directeur du programme Smart Imager de l’Institut de recherche technologique (IRT) grenoblois Nanoelec. L’industrie est ensuite passée à la 3D en mettant le CAN et d’autres fonctionnalités au sein d’un circuit placé sous la couche de photodiodes. « Nous avons pu séparer les fonctionnalités, raconte le chercheur, et pour une puce de la même taille, nous avons pu accroître la surface de photodiode [voir l’infographie]. »
Des briques technologiques multiples
Cette architecture 3D est déjà largement présente dans les capteurs d’images commerciaux, notamment chez Sony, qui a développé un savoir-faire de pointe en matière de collage hybride, procédé permettant l’interconnexion des couches. La 3D s’avère également précieuse pour l’affichage. Elle se trouve au cœur des puces MicroLED des écrans d’Aledia, qui devraient sortir d’usine en 2023. « Nous nous sommes beaucoup appuyés sur ces technologies d’intégration 3D, confirme Philippe Gilet, le cofondateur de cette spin-off du CEA-Leti. Nous avons intégré un circuit logique sous notre couche de nanofils de silicium. Cela nous permet d’obtenir des pixels de 2 micromètres. »
La conception de tels systèmes est complexe. Les différentes interconnexions entre les puces empilées doivent être pensées en amont. Et les puces elles-mêmes doivent prendre en compte ces interconnexions et la répartition des fonctions entre elles. « Il est nécessaire de maîtriser de nombreuses briques technologiques », résume Emmanuel Ollier, le responsable des laboratoires d’intégration des technologies 3D du CEA-Leti. Cette complexité augmente encore avec le programme Smart Imager. « L’ambition est de développer les technologies pour créer un capteur à trois couches intégrant des fonctionnalités supplémentaires, comme de l’analyse d’images par des algorithmes d’intelligence artificielle », rapporte Éric Ollier. Une couche de plus permettra d’ajouter de nouvelles fonctionnalités sur le capteur, telles qu’un traitement de l’image directement au niveau de la puce ou des modules de détection avancée.
Toujours plus compact
Smart Imager fourbit ses armes : le procédé du collage hybride permet un assemblage direct entre les faces où apparaissent les connexions de deux puces. Sur un empilement, il est ainsi possible de connecter la puce du haut avec celle du milieu, et celle du milieu avec celle du bas, mais pas celles des extrémités entre elles. Il faut donc utiliser une seconde méthode pour lier ces couches, mais aucune de celles existantes ne permet la densité d’interconnexion nécessaire aux technologies d’imagerie.
La solution sur laquelle les ingénieurs du CEA-Leti travaillent est l’affinement de vias traversants (TSV, pour through silicon vias), soit des perforations dans les plaques de silicium que l’on remplit de cuivre pour créer des liaisons entre les circuits. « On sait faire des TSV de 10 micromètres de largeur. Nous commençons à faire en R&D des TSV de 1 micromètre de largeur sur 10 de longueur. Mais nous avons comme objectif de passer à 1 micromètre sur 5, puis à 0,5 micromètre sur 3. Cela ne va pas être simple et demandera de nouvelles machines », détaille Éric Ollier. Dans le même temps, un travail sur le collage hybride va être mené pour tenter de réduire le pas d’interconnexion, qui est actuellement de 3 micromètres, afin de le faire descendre en dessous du micromètre, voire jusqu’à 200 nanomètres.
De l’intelligence artificielle dans la troisième couche
La répartition des fonctions supplémentaires entre les deux dernières couches n’est pas encore fixée. La nature exacte de ces fonctions non plus. « Nous sommes au tout début de ce projet », expose Jean-Luc Jaffard, le directeur des capteurs chez Prophesee, l’un des partenaires de l’IRT Nanoelec. Pour la start-up spécialisée dans des capteurs de vision événementielle, dont la quatrième génération est intégrée par Sony dans une architecture à deux couches, de nombreuses possibilités sont envisagées. Une troisième couche permettrait par exemple de traiter l’image en amont, d’améliorer la correction d’erreurs ou même d’affecter ces caméras qui ne capturent que le mouvement à des applications de sécurité. « On peut imaginer des flux de vidéosurveillance qui ne diffusent que les instants où il y a un problème. Cela demanderait d’avoir une intelligence artificielle très développée pour réduire le nombre de faux positifs, mais c’est possible », analyse le directeur.
Pour le fournisseur de capteurs infrarouge Lynred, également partenaire de Nanoelec, les choses sont plus compliquées. « Nous travaillons sur une gamme différente, car les technologies 3D des capteurs ne sont pas directement transposables », reconnaît David Billon Lanfrey, le directeur de la stratégie. En effet, dans une technologie réagissant aux intensités thermiques, tout un travail doit être fourni pour éviter que le capteur ne s’éblouisse lui-même en chauffant. « Nous tirons toutefois beaucoup d’avantages de l’écosystème grenoblois autour de la microélectronique. Face aux États-Unis et à la Chine, qui investissent largement dans ces technologies, c’est une bonne chose que nous puissions nous permettre de rester à la pointe. »
À chaque pixel, son pilote
Le circuit de commande prend beaucoup de place autour d’un pixel classique. Pour le programme Displed de Nanoelec au CEA-Leti, c’est l’opportunité d’utiliser les technologies d’intégration 3D afin de libérer cet espace, en implantant les circuits sous les MicroLED. Cela permettra d’intégrer des fonctions disposées habituellement sur le pourtour de l’écran et de piloter les pixels indépendamment. Les applications sont diverses, mais ainsi, lors d’une diffusion, seules les parties de l’image en mouvement pourraient être réémises : c’est le pixel intelligent.
