Sous la lumière jaune, les plaques de silicium brillent, attendant d’être assemblées. C’est dans cette pièce à l’atmosphère ultracontrôlée, au sein du centre grenoblois du CEA, qui dispose de 12 000 mètres carrés de salles blanches, que se perfectionnent les techniques de pointe de la microélectronique en trois dimensions.
En tête d’affiche, le collage hybride (hybrid bonding), qui permet d’atteindre une densité d’interconnexion record. Il repose sur le collage de deux surfaces ultrapolies. Celles-ci comportent des zones métalliques, isolées par un deuxième matériau et qui sont connectées aux transistors sous chaque surface. En assemblant ces deux plaques l’une contre l’autre, les zones métalliques entrent en contact, le courant peut passer. Voilà les transistors connectés de part et d’autre de l’interface. Applicable aussi bien aux plaques de puces qu’aux puces individuelles, le collage hybride permet de créer deux circuits intégrés empilés, communiquant ensemble directement par l’interface de collage.
Un collage sans colle
Ce type d’interconnexion ne prend aucune place en surface de la puce, contrairement à la technologie de via traversant (TSV, pour through silicon via), augmentant ainsi la miniaturisation des contacts. « Au Leti, nous sommes capables de faire des TSV de 10 à 40 micromètres de diamètre. Avec le collage hybride, nous pouvons descendre à 1 voire 0,5 micromètre », compare Emmanuel Ollier, le responsable du laboratoire des techniques d’intégration 3D. C’est aussi un collage direct – sans… colle – à température ambiante. De quoi éviter toute dégradation et interaction de l’adhésif lors d’un traitement en température.
« Le collage direct est spontané », résume Frank Fournel. Engoncé comme ses visiteurs dans une combinaison multi-couche de la tête aux pieds afin d’éviter l’introduction de la moindre particule dans l’environnement, l’ingénieur en chef responsable des technologies de collage au CEA-Leti en fait la démonstration. Devant lui, une galette de silicium noire est posée sur son plan de travail. Il applique précautionneusement dessus un fin disque de verre. L’air entre les deux donne à voir une teinte grise. À l’aide d’un stylet en plastique, il appuie sur le bord de l’assemblage. Le noir du silicium réapparaît sous l’action du stylet, puis s’étend en moins d’une seconde sur toute la surface. L’onde de collage s’est propagée, chassant l’air. Les surfaces sont collées.
Un polissage très rigoureux
Ce sont les forces de Van der Waals qui sont à l’œuvre, des interactions d’attraction microscopiques présentes pour tous les matériaux. « C’est grâce à elles que les geckos s’accrochent aux murs », explique Frank Fournel. L’adhésion est d’autant plus forte que la surface de contact à l’échelle microscopique est grande. Les aspérités sont l’ennemi. « Imaginez le massif de Belledonne retourné et plaqué sur le massif de la Chartreuse : seuls les sommets vont se toucher, la surface effective de contact est très faible », illustre le chercheur. Dans le cas d’une roue de voiture, seulement un millième de la surface en contact avec la route à l’échelle macroscopique l’est aussi à l’échelle microscopique. Pour coller leurs plaques de silicium, les chercheurs, eux, ont besoin d’un contact effectif au moins dix fois plus important.
La clé du collage réside donc dans l’obtention de surfaces extrêmement lisses. Ce qu’illustre Frank Fournel : entre les deux plaques qui viennent d’être collées, des bulles sont visibles, entourées d’anneaux concentriques, formant des défauts de 1 centimètre de diamètre. À l’origine de chacune, une poussière de 1 micromètre à peine. Ce facteur 10 000 entre la taille de la particule – ou de la rugosité – et la taille du défaut lors du collage donne la mesure du défi à relever pour obtenir une liaison efficace. Un défi d’autant plus grand pour le collage hybride que les surfaces sont hétérogènes : cuivre et oxyde affleurent tous les deux. Comment polir à l’atome près de telles surfaces ?
Miracle ! L’industrie des semiconducteurs avait déjà développé la solution en passant de l’aluminium au cuivre pour connecter les transistors des puces 2D, rappelle Frank Fournel. C’est le procédé damascène, inventé dans les années 1990. « On ne sait pas graver finement et proprement le cuivre. Donc, pour obtenir des contacts de cuivre, l’industrie utilise une couche d’oxyde comme moule, dépose une couche de cuivre qui remplit les motifs puis, par polissage mécano-chimique (CMP), élimine le surplus de cuivre pour arriver à une surface hybride plane, qui permet d’empiler de nombreux niveaux d’interconnexion. » Ce sont les progrès réalisés par le CMP pour le procédé damascène depuis plus de vingt ans qui permettent aujourd’hui d’obtenir des surfaces hybrides assez lisses pour être collées.
Reste à coller au bon endroit, c’est-à-dire à faire coïncider les contacts métalliques des deux plaques. Ce qui n’a rien d’évident avec des cibles de l’ordre du micromètre et un alignement qui doit être dix fois plus précis encore. Pour ce faire, le CEA utilise deux machines différentes : l’une de l’autrichien EVG pour le wafer-to-wafer, qui connecte des plaques de 300 millimètres entre elles, et l’autre du français SET pour le die-to-wafer, qui colle des puces sur des plaques de 200 millimètres.
Vers le die-to-wafer
Le wafer-to-wafer a lieu dans la salle 40.02, dédiée aux technologies 300 millimètres. De conception plus moderne, elle tolère un air moins filtré puisque les wafers n’y sont jamais exposés. Les plaques de silicium se baladent empilées au sein des Foup (front opening universal pods), des conteneurs hermétiques dans lesquels les machines piochent de manière automatisée.
Sous la lumière crue, plus blanche que dans les autres espaces, Frank Fournel désigne l’un des modules de la machine EVG. Contrairement aux autres, qui sont calqués sur les standards de l’industrie afin de rendre plus accessibles les technologies développées au CEA, celui-ci n’est pas automatisé et permet au chercheur d’explorer les améliorations possibles, comme le collage sous vide ou l’utilisation de nouveaux matériaux.
La prochaine étape du collage hybride se joue en salle 40.01, avec le die-to-wafer, soit le collage de puces individuelles sur des plaques gravées. L’intérêt, par rapport au wafer-to-wafer, est de mieux s’accommoder d’une différence de taille entre les puces. La technologie est cependant moins avancée. « Il y a environ sept ans de différence de maturité entre le wafer-to-wafer et le die-to-wafer, estime Frank Fournel. Un des défis est de se débarrasser des poussières créées par la découpe des puces. Quand une particule de 90 nanomètres se dépose, elle est bien accrochée ! »
Plutôt que de développer de nouvelles machines pour cette tâche, ce sont les mêmes que celles utilisées pour les plaques qui sont mises à contribution. Des cadres de silicium sont mis en place dans lesquels les puces vont pouvoir être insérées avant d’être traitées. Une fois dépourvues de particules, elles sont intégrées à l’aide d’une machine codéveloppée par SET et le CEA-Leti. Un procédé plus long que dans le cas du wafer-to-wafer.
« Un collage hybride prend une dizaine de secondes, commente Pascal Metzger, le PDG de SET. Il est certain qu’intégrer individuellement une centaine de puces est plus long que d’assembler deux plaques, mais le rendement est meilleur et la technologie autorise des choses que le wafer-to-wafer ne permet pas. » La première démonstration d’un collage die-to-wafer avec des puces industrielles est prévue avec STMicroelectronics pour l’année prochaine.
