Intel parie sur les technologies avancées d’assemblage et de packaging de puces. Le numéro un mondial des semi-conducteurs a annoncé, le 3 mai 2021, un investissement pluriannuel de 3,5 milliards de dollars dans cette activité, qui intervient après la fabrication des plaquettes de puces, dans son usine de New Mexico, aux Etats-Unis. L’effort bénéficie tout particulièrement à la technologie maison d’assemblage et de packaging de puces en 3D, baptisée Foveros.
«Lors de la présentation de notre nouvelle stratégie IDM 2.0 en production, nous avons insisté sur le fait que l’assemblage et le packaging forment des étapes critiques de la fabrication des semi-conducteurs avancés, rappelle le nouveau directeur général du groupe Pat Gelsinger dans une vidéo. Nous avons chez Intel un leadership incontesté dans ce domaine. Nous voulons en faire un élément fort de différenciation sur le marché et un axe stratégique de notre leadership en production.»
Revenir aux avant-postes des technos de production
Après avoir pris les commandes en février 2021, Pat Gelsinger a réaffirmé la volonté de conserver la plus grande partie de la production d’Intel en interne tout en s'ouvrant davantage à la sous-traitance et annoncé un investissement de 20 milliards de dollars dans deux nouvelles usines à Chandler, en Arizona, avec l’ambition d’entrer sur le marché de fonderie de puces dominé aujourd’hui par le taïwanais TSMC. L’investissement dans les technologies d’assemblage et de packaging à New Mexico s’inscrit dans cette stratégie baptisée IDM 2.0 visant à propulser le groupe aux avant-postes des technologies production, alors qu’il paraît aujourd’hui à la traine sur les deux plus gros fondeurs de puces au monde: TSMC et Samsung.
- 47515.45-2.38
Mars 2026
Cours mensuel de l'étain - settlement$ USD/tonne
- 7.9967+0.13
10 Avril 2026
Yuan chinois (CNY) - quotidien¥ CNY/€
Les composants complexes, moteurs de traitement des PC ou serveurs réunissant plusieurs puces, sont assemblés soit en 2D (les puces sont mises cote à cote puis interconnectées par fil) soit en 2,5 (les puces sont mises cote à cote sur un substrat silicium puis interconnectés directement par des trous enterrés dans le silicium) avant d'être montés dans leurs boîtiers. La technologie Foveros d’assemblage 3D consiste à empiler les puces et les interconnecter à la verticale par des trous enterrés dans le silicium. Elle offre l’avantage sur les deux autres techniques d’augmenter la densité pour le même encombrement.
Puces superposées
Cette technique est mise en œuvre dans les mémoires flash avec aujourd’hui jusqu'à 128 couches superposées pour les produits commerciaux. Pour les circuits logiques comme les microprocesseurs, elle se heurte au problème thermique et de fiabilité en raison de l’échauffement créé par le traitement. Intel semble avoir réussi néanmoins à lever l’obstacle. Mais il se limite aujourd'hui à l’assemblage de deux puces, l’une sur l’autre. Les premiers produits à bénéficier de cette technologies sont les microprocesseurs «Lakefield», lancés à l’automne 2020 à destination de nouveaux formats de PC portables, comme les PC à double écrans ou les PC pliables.
Alors que la loi de Moore approche de sa fin, les experts voient dans l'assemblage et packaging 3D une voie essentielle pour continuer à augmenter la densité des composants à semi-conducteurs sans passer par la traditionnelle miniaturisation de la gravure.
