Les mémoires magnétiques exploitant le mécanisme physique du couple spin-orbite ont été gratifiées d’un coup de projecteur lors du lancement du PEPR (programme et équipements prioritaires de recherche) exploratoire dédié à la spintronique, fin janvier 2023 à Grenoble.
Plutôt qu’à la charge électrique, la science de la spintronique s’intéresse au spin de l’électron, une propriété quantique que l'on peut comparer à un moment magnétique intrinsèque, afin de transporter et de manipuler l’information.
Les SOT-MRAM (SOT pour spin-orbit torque) - le nom savant de ces mémoires magnétiques – sont en bonne place pour composer l’électronique du futur, avec de nouvelles économies d’énergie à la clé. Si elles ont été évoquées lors du lancement du PEPR Spin, elles sont étudiées dans le cadre du projet ciblé Emcom, consacré aux mémoires émergentes pour le calcul, qui fait partie intégrante du PEPR Electronique.
« Ce serait une solution aussi rapide et endurante que les SRAM (des mémoires statiques basés sur des transistors existant dans le cache de tous les microcontrôleurs, ndlr), avec l’avantage de la non-volatilité », résume Kevin Garello, ingénieur chercheur CEA, au laboratoire Spintec.
Une histoire qui débute en 2011
Kevin Garello est l’un des experts de la collaboration Spintec-ICN2 (un institut barcelonais), qui a montré en 2011 comment l’effet spin-orbite pouvait être un moyen de contrôler des mémoires magnétiques. Cette découverte avait donné lieu à un brevet déposé par Spintec (ainsi qu'à une deeptech, Antaios, qui a fait faillite l’an dernier) et à une publication dans Nature.
Des mémoires magnétiques qui tirent parti des propriétés de la spintronique sont déjà industrialisées, depuis 2019, par les grands fondeurs, TSMC, Samsung et GlobalFoundries. Intel, quant à lui, « a la maturité technologique mais pas d’offre à notre connaissance », indique Kevin Garello.
La STT-MRAM, grande soeur déjà dans l'industrie
Ces mémoires sont les sœurs aînées des SOT-MRAM. Nommées STT-MRAM (STT pour spin transfer torque), elles mettent en œuvre un autre effet, le couple de transfert de spin, pour écrire l'information au sein d'une jonction tunnel magnétique (JTM), une brique fondamentale de la spintronique.
La JTM prend la forme d’une nanostructure, dans lequel une couche d’oxyde isolante est prise en sandwich entre deux aimants, plus précisément deux couches ferromagnétiques. L’aimantation de la première couche ne change jamais, c’est la couche de référence. L’aimantation de la seconde, elle, peut être modifiée : c’est la couche libre. L'encodage binaire de l'information correspond à deux configurations magnétiques : l'orientation de l'aimantation de la couche libre est parallèle ou antiparallèle à celle de la couche fixe.
L'écriture de l'information consiste à modifier, ou commuter, l'aimantation de la couche libre grâce à un apport d'énergie, ce qui se fait le plus souvent en utilisant le couple de transfert de spin, selon Kevin Garello : « Un courant polarisé par l’aimant fixe permet de renverser l’orientation de l’aimantation de la couche libre. Cette jonction tunnel à effet STT comporte avantageusement deux terminaux : le même canal est utilisé pour la lecture et l’écriture. C’est de la physique de transfert magnétique contrôlé électriquement. »
Le mécanisme de lecture, lui, repose sur l’effet de magnétorésistance à effet tunnel : un courant d'électrons, initialement dépolarisé, va être polarisé en spin en traversant le premier aimant. Il passera facilement dans le second par effet tunnel si l'aimantation de ce dernier est parallèle - c'est l'état de conduction forte - mais difficilement si l'aimantation est anti-parallèle. « Avec un faible courant, on détecte facilement si on est faiblement résistif ou non, ce qui est traduit par une information binaire », complète Kevin Garello.
Les STT-MRAM forment aujourd’hui des mémoires embarquées, à proximité du processeur, dans l’Internet des objets et l’automobile. Elles jouent le rôle de mémoire tampon (eFlash). « Elles sont fabriquées jusqu’en 28 nanomètres, précise Kevin Garello. En-deçà, des problèmes de miniaturisation et de coût apparaissent. C’est pour cette raison que l’industrie a besoin d’une nouvelle technologie de mémoire non volatile, proche du processeur, plus miniature et plus rapide. »
La SRAM dans le viseur
Au-delà de l’eFlash, l’idée est de concurrencer la SRAM. Cette mémoire statique (non rafraîchie comme la mémoire dynamique DRAM, donc moins énergivore) et ultra-rapide (quelques nanosecondes) fait aussi office de mémoire-tampon ou mémoire-cache embarquée. Mais plus elle est miniaturisée, plus les courants de fuite deviennent importants, phénomène qui nuit à son efficacité énergétique.
Pour candidater à son remplacement, « les prérequis sont de travailler à une vitesse de l’ordre de la nanoseconde, avec une tension comparable à celle du processeur (environ 1 volt) et une grande endurance, environ 1016 cycles, énumère Kevin Garello. Si la STT-MRAM est très dense du fait de ses deux terminaux, sa vitesse est également réduite pour la même raison. Pour aller plus vite, il faut plus d’énergie, donc plus de tension électrique entre ces terminaux, mais l’oxyde intermédiaire finit par casser, du fait de sa faible tension de claquage. Le compromis entre vitesse et endurance est inéluctable. »
D’où l’intérêt pour la SOT-MRAM, qui met un terme à ce compromis. « L’effet physique de couple spin-orbite permet de polariser un courant de charge, c’est-à-dire de le transformer en courant de spin, sans l’aide d'un matériau magnétique, commence Kevin Garello. Cet effet relativiste, déjà sensible à 1% de la vitesse de la lumière, dévie les charges électriques en fonction de l’orientation de leur spin. On obtient un courant de spin dans le plan d’un métal, par exemple du tungstène, et l’aimant à l’interface, influencé par cette accumulation de spins, va se réorienter. C’est un nouveau mécanisme pour transmettre une information de spin à un aimant. »
Plus de courant, plus de vitesse
« L’avantage, analyse-t-il, c’est que le courant passe uniquement au travers d’un métal. On parvient donc à propager davantage de courant pour gagner en vitesse, sans dégrader le matériau, car le métal est plus résistant au stress électrique qu’un matériau diélectrique comme un oxyde. Les écritures sont donc très rapides, sans compromettre l’endurance. En lecture, on utilise toujours la magnétorésistance à effet tunnel. »
K. Garello Schéma décrivant le fonctionnement d'une SOT-MRAM. Le courant injecté dans le plan du matériau (noir) se polarise sous l'effet du couple spin-orbite. Il se crée un gradient de courant de spin. L'aimantation de la couche libre (FL, en mauve) va être modifiée par l'accumulation des spins à son interface. C'est un mécanisme d'écriture.
La première réalisation expérimentale d’une JTM à trois terminaux exploitant cet effet SOT, à laquelle a contribué Kevin Garello, a abouti en 2014. « On a démontré qu’on pouvait atteindre une vitesse de 200 picosecondes, contre une dizaine de nanosecondes pour les STT-MRAM, ceci avec une endurance supérieure à 1012 cycles, commente-t-il. Les matériaux utilisés – tantale, tungstène, platine – sont de plus compatibles avec l’industrie microélectronique. »
Kevin Garello a été recruté par la suite par l’Imec (Institut de microélectronique et composants), en Belgique, pour faire mûrir le composant et affermir sa compatibilité industrielle avec les procédés de fabrication sur des wafers de 300 mm. Ce qui a été démontré en 2018.
Un TRL évalué à 5
« Aujourd’hui, le TRL est de 5 dans les instituts de recherche et chez les industriels », estime-t-il. De nombreux défis sont encore à relever avant que la SOT-MRAM ne s’affirme un jour dans l’industrie.
Le premier, c’est le matériau responsable de cet effet spin-orbite, actuellement le tungstène. « L’efficacité de la conversion charge/spin est de 40% et on voudrait trouver des matériaux plus efficaces, pour grimper de 75 à 100%, confie Kevin Garello. L’idée est de pouvoir écrire la mémoire magnétique avec un seul transistor, pour minimiser l’empreinte du composant. »
Le deuxième défi est que la SOT-MRAM soit compétitive en matière de design face à la SRAM. « Une SOT-MRAM possède trois terminaux et même cinq en comptant les transistors. C’est au final presque autant qu’une SRAM, dotée de six terminaux, et il nous faut minimiser les interfaces d’accès au composant. Des travaux récents montrent cependant des solutions prometteuses pour atteindre une densité comparable à celle d’un composant avec deux terminaux », assure-t-il.
Un potentiel pour le neuromorphique
Enfin, reste la question de son intégration dans une architecture électronique adéquate pour que les bénéfices soient maximisés. « Comparées aux technologies de mémoire Flash, les STT-MRAM sont 1000 fois plus rapides et 400 fois moins énergivores, mais les produits finaux ont une consommation énergétique globale divisée par deux, ce qui est déjà conséquent », constate Kevin Garello.
Quoi qu’il en soit, la SOT-MRAM a aussi du potentiel dans les architectures neuromorphiques, rompant avec le schéma traditionnel de Von Neumann. Les chemins de lecture et d’écriture pouvant être découplés, il est envisageable de réaliser des calculs dans la mémoire.
« Dans le projet EMCOM, on explore aussi la possibilité de réaliser des machines d’Ising avec ces composants magnétiques. Celles-ci pourraient résoudre des problèmes combinatoires, comme les ordinateurs quantiques. Mais ce serait un système classique qui fonctionne à température ambiante », conclut Kevin Garello.
