Renforcer la compétitivité internationale de la France dans la filière de l’électronique, stratégique du fait qu’elle innerve tous les produits et services numériques de notre quotidien : c’est le principal enjeu du PEPR - Programmes et équipements prioritaires de recherche – dédié à l’électronique. Copiloté par le CNRS et le CEA, ce PEPR a été finalisé en février 2023 et présenté au Futuroscope ce 14 mars, devant des centaines de chercheurs et d’industriels réunis pour l’occasion.
L’enveloppe de 86 millions d’euros allouée à ce PEPR doit notamment aiguillonner la recherche académique, afin que celle-ci amène des technologies de « rupture » à un niveau de maturité (TRL) de 4. Les travaux scientifiques se concentreront sur quatre thématiques: la perception numérique (MEMS et imagerie térahertz), la conversion de puissance et de fréquence, les composants pour les télécommunications et l’électronique pour le calcul.
Le cerveau, exemple à suivre
Cette dernière thématique a plus précisément pour objectif de répondre aux défis de l’intelligence artificielle embarquée, dite aussi périphérique ou « edge ». « Dans ce cas, les capacités du calcul ont besoin d’être frugales, énergétiquement parlant, et dotées d’une faible latence », souligne Moussa Belkhiter, vice-président de l’activité microcontrôleurs et circuits intégrés numériques de ST Microelectronics.
Redoutablement efficace dans ce domaine, le cerveau humain fait figure d’exemple à suivre depuis de nombreuses années déjà. Débuté en janvier 2023 pour une durée de cinq ans, le projet BEP, sigle pour BioElectronPhoton, continuera de creuser cette piste pour imiter son architecture et son fonctionnement. Une stratégie dite bio-inspirée ou neuromorphique, qui s’appuiera en premier lieu sur des photons, transportant l’information d’un point à l’autre du circuit.
« La photonique peut reproduire les interconnexions denses et enchevêtrées du cortex visuel du cerveau », détaille Damien Querlioz, chercheur au Centre de nanosciences et de nanotechnologies (C2N), qui pilote scientifiquement le projet BEP en compagnie de Daniel Brunner, chargé de recherche CNRS au laboratoire Femto-ST, et Elisa Vianello, chercheuse au CEA-Leti.
Des photons et des électrons
L’un des socles technologiques pour y parvenir sera la structure de guides d’ondes imprimé en 3D par Daniel Brunner et son équipe, qui a fait l’objet d’une publication en 2020 dans Optica. Il s’agit d’intégrer ce type de structure avec des sources lumineuses – des lasers à cristaux photoniques – compatibles avec les procédés CMOS de la micro-électronique.
Le cerveau, par ailleurs, se « reprogramme pour apprendre et explore l’univers des possibles pour raisonner », informe la plaquette officielle du projet BEP. Les synapses, sièges de la mémoire, sont responsables de telles facultés d’apprentissage, difficilement reproductibles par des technologies de mémoire standards.
D’où l’intérêt des scientifiques du projet BEP pour d’autres types de matériaux – oxyde d’hafnium (dopé pour devenir ferroélectrique) ou matériau antiferroélectrique – pour créer des nano-mémoires non volatiles qui stockent de l’information à court et long terme, imitant le comportement des synapses. Les opérations de lecture/écriture, opérées à l’aide d’une tension électrique, ont l’avantage d’être très peu énergivores.
Les capacités de raisonnement, elles, dépendront de neurones fabriqués à partir de nano-composants magnétiques « stochastiques et oscillants », offrant la possibilité d’explorer divers scénarios, l’une des bases du raisonnement humain. Là encore, le maître-mot demeure la compatibilité avec les procédés CMOS, gage d’un passage à l’échelle plus rapide et de coûts maîtrisés.
Développer les mémoires magnétiques
Un second pilier vient soutenir cette thématique du calcul embarqué pour l’IA : le projet EMCOM (emerging memories for computing, ou mémoire émergente pour le calcul), dont l’objectif est le développement de mémoires magnétiques (MRAM) pour réduire le coût énergétique du calcul.
« Ce type de mémoire non volatile pourrait remplacer la mémoire SRAM (mémoires statiques servant de caches et de registres dans un CPU, ndlr), dont les fuites de courant entraînées par la miniaturisation des composants doivent être compensées par une injection d’énergie afin que les données soient conservées », explique Kevin Garello, chercheur au laboratoire Spintec et copilote scientifique du projet EMCOM avec Manuel Bibes, directeur de recherche au CNRS, et Louis Hutin, chercheur au CEA-Leti.
Mais il subsiste des challenges : assurer la compatibilité avec les sélecteurs qui contrôlent aujourd’hui ces mémoires SRAM fabriqués par des procédés CMOS, pérenniser à l’échelle industrielle la vitesse de commutation inférieure à la nanoseconde obtenue dans les laboratoires et améliorer l’endurance de ces mémoires magnétiques (soit 1014 cycles) pour rivaliser avec celle des mémoires SRAM actuelles (1016).
Augmenter l'endurance et les performances
L’augmentation de l’endurance et des performances peut être réalisée par le découplage des chemins de lecture et d’écriture dans la mémoire magnétique, ce qui sera l’un des objectif du projet EMCOM. De ces travaux pourraient naître de nouveaux concepts permettant de rapprocher voire de fusionner les fonctions de calcul et de mémoire, ce qui aboutirait à des architectures neuromorphiques.
En définitive, les découvertes afférentes à ces deux projets pourraient conduire à la création d’une filière spécifique de nouveaux composants non volatils, à destination de l’IA et du calcul embarqué, que tous les contributeurs appellent de leurs vœux.
Deux start-up deeptechs sont d’ores-et-déjà annoncées. En premier lieu Ncodin, qui va concevoir des interposeurs optiques, plus efficaces et plus performants que les usuelles interconnexions électriques pour relie les parties désagrégées d’un processeur (« chiplets »). Son immatriculation au registre du commerce est imminente, indique l’un des fondateurs, aujourd’hui ingénieur au C2N.
Prévue début 2024, Aramis Computing s’attachera quant à elle à développer le composant Feso (ferroelectric spin-orbit), une mémoire non-volatile qui inclut des fonctions logiques et se révèle mille fois moins énergivore que les technologies actuelles. C’est la concrétisation de travaux publiés dans Nature en 2020. Jean-Philippe Attané, enseignant-chercheur au Spintec, sera à la tête de cette deeptech.
